文章 ID: 000075347 內容類型: 錯誤訊息 最近查看日期: 2015 年 07 月 24 日

錯誤 （15065）：頻率輸入埠 inclk[0] PLL「lvds_tx_pll」必須由非倒置的輸入針腳或其他 PLL 驅動，選用透過頻率控制區塊

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 Quartus® II 軟體版本 14.1 及更新版本，在外部 PLL 模式中執行 MAX® 10 軟 TX LVDS IP 時，您可能會看到這個錯誤。RTL 來源檔案中缺少tx_inclock。

    解決方法

    若要解決此問題，請將Altera Soft LVDS TX IP 變更為內部 PLL 模式，或在 MAX® 10 軟 TX LVDS MegaWi parkinsond™ 外掛程式管理器的傳輸器設定標籤上啟用「Register \'tx_in\'輸入埠」選項。

    此問題排定在未來版本的 Quartus® II 軟體中修復。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。