文章 ID: 000075356 內容類型: 錯誤訊息 最近查看日期: 2017 年 11 月 22 日

錯誤 (13224):Verilog HDL 或 VHDL 錯誤在 altera_pcie_s10_hptxs_tx.sv (<your line="" number="">): 索引 <your index=""> 超出範圍 [<your range="">位址</your></your></your>

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 17.1 和更新版本的問題,如果您執行下列操作,您將會看到 PCI Express* Avalon®-MM Stratix® 10 硬 IP 的錯誤:

    • 選取「啟用高效能突增Avalon-MM 從屬介面 (HPTXS)」
    • 然後選取「啟用映射 (HPTXS)」
    • 然後選取前兩個選項之一
      • 1 頁 - 0 位
      • 2 頁 - 1 位
    解決方法

    若要解決此問題,請選擇其餘的 8 頁對應選擇之一。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 17.1.1 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。