文章 ID: 000075356 內容類型: 錯誤訊息 最近查看日期: 2017 年 11 月 22 日

錯誤 （13224）：Verilog HDL 或 VHDL 錯誤在 altera_pcie_s10_hptxs_tx.sv （<your line="" number="">）： 索引 <your index=""> 超出範圍 [<your range="">位址</your></your></your>

環境

    Intel® Quartus® Prime Pro Edition 軟體
    適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於 Intel® Quartus® Prime Pro Edition 軟體版本 17.1 和更新版本的問題，如果您執行下列操作，您將會看到 PCI Express* Avalon®-MM Stratix® 10 硬 IP 的錯誤：

  • 選取「啟用高效能突增Avalon-MM 從屬介面 （HPTXS）」
  • 然後選取「啟用映射 （HPTXS）」
  • 然後選取前兩個選項之一
    • 1 頁 - 0 位
    • 2 頁 - 1 位
解決方法

若要解決此問題，請選擇其餘的 8 頁對應選擇之一。

此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 17.1.1 開始修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。