文章 ID: 000075372 內容類型: 疑難排解 最近查看日期: 2017 年 11 月 27 日

在模擬低延遲 40-Gbps 乙太網Intel® Stratix® 10 IP 核心時，為什麼在重設期間未斷位 waitrequest 信號？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    低延遲 40G 乙太網路 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於 Intel® Quartus® Prime 軟體版本 17.1 中存在問題，在類比中，即使斷言重置，您也會看到 waitrequest 信號保持取消斷言（低）。這違反了 Avalon® 記憶體映射介面規範，並可能導致某些測試平臺的錯誤，但這不是功能問題。

解決方法

要變通解決此問題，您可以忽略此行為，並忽略測試平臺錯誤或將其降級為警告。

此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 18.0 開始修復

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。