文章 ID: 000075373 內容類型: 疑難排解 最近查看日期: 2017 年 12 月 20 日

為什麼使用 ModelSim SE 版本 10.5c 時，Stratix 10 JESD204B IP 範例設計的模擬失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    模擬在 Intel® Quartus® Prime 軟體版本 17.1.1 或更早版本所產生的Intel® Stratix® 10 JESD204B 範例設計，在模擬 1ps usng ModelSim SE 版本 10.5c 時可能會失敗。

    解決方法

    若要解決此問題，請從 vsim 命令列中移除 1ps 解析度，從 modelsim do 檔案的 vsim 指令中移除「t ps」msim_setup.tcl。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。