文章 ID: 000075387 內容類型: 錯誤訊息 最近查看日期: 2017 年 06 月 16 日

錯誤 （10161）：未宣告 rcfg_sdi_cdr.sv （44）： 物件「altera_xcvr_native_a10_reconfig_parameters_CFG0」的 Verilog HDL 錯誤。驗證物件名稱是否正確。如果名稱正確，請宣告物件為。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • SDI II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您使用的是 Quartus® Prime 軟體版本 17.0 中 SDI II IP 核心所產生的範例設計的 SDI RX 設計檔案，則在分析與闡述期間可能會看到上述錯誤。這是因為rcfg_sdi_cdr模組預設無法找到收發器重新配置參數套件。

    解決方法

    將下列 Quartus II 設定檔 （.qsf） 分配新增到您的 QSF 檔案：

    set_global_assignment-姓名 SYSTEMVERILOG_FILE /rcfg_sdi_cdr.sv -程式庫sdi_rx_sys_altera_xcvr_native_a10_170

    如需詳細資訊，您可以參閱 IP 生成的範例設計 QSF 檔案。此資訊將更新至設計範例使用者指南的未來版本。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。