重大問題
由於 Intel® Quartus® Prime 版本 17.1 的問題,如果低延遲乙太網路 10G MAC 範例設計將「類比電壓」設定變更為低延遲乙太網路 10G MAC 範例之1_1V,則動態產生的多速率範例設計將無法編譯。
下列是受影響的多速率範例設計變異:
- 10G USXGMII 乙太網路範例設計(Intel® Stratix®10)
- 10M/100M/1G/2.5G/10G 乙太網路範例設計 (Stratix 10)
- 1G/2.5G 乙太網路,含 1588 範例設計 (Stratix 10)
- 1G/2.5G/10G 乙太網路,含 1588 範例設計(Stratix 10)
為了解決這個問題,從產生的多速率範例設計專案啟動下列 IP 的 IP 參數編輯,並手動變更「收發器的VCCR_GXB與VCCT_GXB支援電壓」設定為1_1V。
- Stratix 10 L-Tile/H-tile 收發器 fPLL (開啟位於 \rtl\pll_fpll並變更設定的 .ip 檔案)
- Stratix 10 L-Tile/H-tile 收發器 ATX PLL (開啟位於 \rtl\pll_atxpll的 .ip 檔案並變更設定)
- 1G/2.5G/5G/10G 多速率乙太網路實體層 (開啟位於 \rtl\phy 並變更設定的 .ip 檔案)
這個問題已在 Quartus Prime 版本 17.1.1 中修復。