重大問題
描述
由於 ES1 與 ES2 L 晶片與 ES1 H 晶片上的 PCI* Express 核心Intel® Stratix® 10 硬 IP 的問題，您可能會看到下列事項：
- 在連結訓練或速度變更期間，PCIe* 硬 IP 可能無法連結到 L0 或達到目標連結速度。當連結未出現時，LTSSM 會卡在偵測或投票狀態。
- 在 L0 狀態下的正常運作期間，接收者可能會報告錯誤。
這兩起事件的發生率因系統/裝置特性與操作條件而異。
解決方法
若要在受影響的磚塊上解決這個問題，請嘗試重新設定FPGA。
此問題已修復在生產版本的 L 和 H 晶片上。