文章 ID: 000075405 內容類型: 疑難排解 最近查看日期: 2017 年 07 月 19 日

為什麼 PCI Express Avalon-MM 變異的硬 IP 上的 BAR 位址大於 32 位截斷至 32 位？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Cyclone® V 硬 IP
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Arria® V 硬 IP
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Arria® V GZ 硬 IP
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Stratix® V 硬 IP
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 PCI Express* 的 Avalon MM 硬 IP 核心有問題，32 位以上的 BAR 位址將僅截斷為 32 位。 上部位將設為零。

    在 64 位定址模式運作時，這僅影響下游方向 Rxm 埠。它不會影響 Txs 埠或在 32 位定址模式下運作時。

     

     

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 18.0 開始修復。

    相關產品

    本文章適用於 6 產品

    Intel® Cyclone® 10 FPGA
    Intel® Cyclone® 10 GX FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA
    Stratix® V FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。