文章 ID: 000075407 內容類型: 錯誤訊息 最近查看日期: 2017 年 06 月 09 日

警告:節點:reconfig_clk [0] 確定為頻率,但未進行相關的頻率分配即可找到。

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    您可能會在Intel® Quartus® Prime 軟體版本 17.0 中更合適且靜態的時間分析階段中看到此警告,因為該 reconfig_clk 在 IP 中未受限制,因此以 Intel® Arria® 10 裝置為目標的 JESD204B 獨立 IP 核心進行設計。

    解決方法

    若要解決這個問題,請以頻率 100 MHz - 125 MHz 定義 IP SDC 檔案中的 reconfig_clk

    此問題從 Intel Quartus Prime 軟體版本 17.0.1 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。