文章 ID: 000075414 內容類型: 疑難排解 最近查看日期: 2017 年 06 月 16 日

為什麼在 Intel® Stratix® 10 FPGA硬體上執行單通道 SerialLite III IP 核心實作時，可能會看到傳輸錯誤？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    序列 Lite III 串流 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果在硬體上執行單通道 SerialLite III IP 核心實作時，在硬體上 Intel® Stratix®執行單一通道 SerialLite III IP 核心實作時，您可能會看到 傳輸錯誤 ，如果在突起參數值設定為 FPGA 2 之間需要空閒週期 。

解決方法

若要解決此問題，請將 突飛猛進值之間的必要閒置週期 變更為 1。再生並重新相容。

此問題排定在 Intel® Quartus® Prime Pro Edition Software 的下一次完整生產版本中修復。

相關產品

本文章適用於 3 產品

Intel® Stratix® 10 SX SoC FPGA
Intel® Stratix® 10 FPGA 與 SoC FPGA
Intel® Stratix® 10 GX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考，僅供一般參考，不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾，將由英文版負責。 請參閱本頁的英文版本。