文章 ID: 000075462 內容類型: 錯誤訊息 最近查看日期: 2018 年 05 月 31 日

錯誤:fp_matrix_inv_ii_0:檔發現時 IP 生成失敗,請告知 Altera

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro 軟體版本 18.0 中的 Intel® Stratix® 10 浮點矩陣逆Intel® FPGA IP存在問題Intel® Quartus®您在嘗試為 IP 生成 HDL 時可能會觀察到上述錯誤。

    解決方法

    此問題沒有解決方法。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。