重大問題
描述
由於 Intel® CIC IP 核心計算輸出區塊延遲時發生錯誤，out_data關係的out_channel會以一個方式關閉。例如，如果您的 CIC 篩選器有 10 個輸入，則out_data提供通道 0 的資料，而out_channel則表示通道 9。 此通道對齊錯誤會出現在模擬與合成設計中。
解決方法
若要解決這個問題，請在out_data後新增一個註冊階段。此階段可在 RTL 中新增。此額外的註冊階段會更正out_channel，以out_data關係。
此問題排定在 Intel® Quartus® Prime 軟體的未來版本中修復。