文章 ID: 000075482 內容類型: 疑難排解 最近查看日期: 2016 年 01 月 03 日

為什麼我的 PCIe 連結陷入偵測狀態,Arria® II 和 Stratix® IV 裝置?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 PCIe 硬 IP PMA 出現問題,該連結可能會陷入偵測.主動狀態。

    這是因為收發器接收器偵測到如果連續兩個 TxDetectRx 的低期間小於 544 ns,則管道介面上的 PHYSTATUS 脈衝不會退回硬 IP 核心的邏輯。

    此問題影響到 Stratix® IV GX、Stratix® IV GT 和 Arria® II GX 裝置。

    解決方法

    手動變更硬 IP 重設邏輯,以至少 1 個我們維護快取 最快 訊號。

    您可以使用下列檔案檢視Avalon®串流和Avalon®記憶體對應介面所需的變更,以滿足上述需求。

    • top_rs_hip (.v):可在 181-211 線路上找到新增的重設邏輯。 將這些行列放進您的_rs_hip.v 檔案中,用於Avalon串流介面。
    • pcie_compiler_0 (.v) :可在 648-684 行中找到新增的重設邏輯。 將這些線條放入您的即時檔案中,以Avalon記憶體對應介面。
    • pcie_compiler_0 (.vhd):在 775-810 線路上可以找到新增的重設邏輯。 將這些線條放入您的即時檔案中,以Avalon記憶體對應介面。

    相關產品

    本文章適用於 4 產品

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Cyclone® IV GX FPGA
    Arria® II GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。