文章 ID: 000075494 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 16 日

為什麼在 JESD204B 中變更csr_lmfc_offset參數Intel® FPGA IP不會影響 F 和 K 產品 1024 時的確定性延遲？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro 軟體版本 21.1 和更早版本以及 Intel® Quartus® Prime 標準版 20.1 版和更早版本的已知問題， 在 TX 模式中使用 INTEL® ARRIA® 10、Intel® Cyclone® 10 GX、Intel® Stratix® 10 和Intel® Agilex™裝置的 JESD204B Intel® FPGA IP時，如果F和K產品是1024的最大值， 設定csr_lmfc_offset無法改變 IP 的內部LMFC邊緣。內部LMFC計數器預設值可在SYSREF偵測後從0開始計算。

    解決方法

    若要解決此問題，請使用 RX 轉換器裝置中的 LMFC 調整或 RBD 偏移 ，在 FxK=1024時達到確定性的延遲。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.2 開始修復。

    相關產品

    本文章適用於 4 產品

    Intel® Agilex™ FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 GX FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。