文章 ID: 000075497 內容類型: 疑難排解 最近查看日期: 2018 年 10 月 23 日

為何在存取收發器 PMA 和 PCS 收發器的 Intel® Stratix® 10 低延遲 40G 乙太網路設計範例內，寫回並讀回錯誤值？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    適用於 Arria® 10 和 Stratix® V 的低延遲 40G 乙太網路 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime 軟體版本 18.1 中出現問題，請在 Intel® Stratix® 10 低延遲 40G 乙太網路設計範例內寫入收發器 PMA 和 PCS 收銀機。此外，從 10 低延遲 40G 乙太網路設計範例 Intel Stratix中的收發器 PMA 和 PCS 收銀機讀取會退回不正確的值。

解決方法

此問題排定在 Intel Quartus Prime 軟體的未來版本中修復。

相關產品

本文章適用於 4 產品

Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 SX SoC FPGA
Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。