文章 ID: 000075501 內容類型: 疑難排解 最近查看日期: 2018 年 02 月 09 日

為什麼 Viterbi IP 核心在sink_val訊號不常高開啟時輸出不正確的資料？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Viterbi Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime 軟體版本 16.0 和 16.1 的問題，如果 Viterbi IP 核心 的sink_val 訊號不常高，您可能會遇到上述問題。

    解決方法

    此問題已在 Intel Quartus Prime 軟體版本 17.0 中修復。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。