在適用于 PCI Express® 的 Stratix® IV 硬 IP 中,某些配置允許pld_clk 要從又從衍生出來的 PLL 驅動 coreclkout_hip. 使用 Stratix V 硬 IP 時不支援此實作。
若為 Stratix V,請連線 pld_clk 自 coreclkout_hip 如 PCI Express 使用者指南Stratix V 硬 IP 的頻率訊號硬 IP 實作表格中所示。
在適用于 PCI Express® 的 Stratix® IV 硬 IP 中,某些配置允許pld_clk 要從又從衍生出來的 PLL 驅動 coreclkout_hip. 使用 Stratix V 硬 IP 時不支援此實作。
若為 Stratix V,請連線 pld_clk 自 coreclkout_hip 如 PCI Express 使用者指南Stratix V 硬 IP 的頻率訊號硬 IP 實作表格中所示。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。