文章 ID: 000075530 內容類型: 疑難排解 最近查看日期: 2018 年 12 月 18 日

為什麼高速裡德所羅門FPGA IP Core 會為我的數據生成一組不正確的檢查符號？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® FPGA IP 高速里德-所羅門碼編碼器／解碼器 IP-RSCODEC-HS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 High Speed Reed Solomon FPGA IP Core 的 RTL 源生成存在問題，如果將「超優化」參數設定為「高」，則 IP 將為傳入數據有效負載生成一組不正確的檢查符號。

    解決方法

    要變通解決此問題，請將「超優化」參數設置為「低」。。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。