文章 ID: 000075564 內容類型: 產品資訊與文件 最近查看日期: 2012 年 08 月 29 日

如何處理 SV PCIe HIP 的輸入埠 cfglink2csrpld？

環境

  • Intel® Quartus® II 訂閱版
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    埠 cfglink2csrpld 是 HIP 變異檔案中不受歡迎的埠。在 SV PCIe 使用者指南中，沒有任何關於此訊號的描述。

     

    解決方法

    您可以在設計中將埠 cfglink2csrpld 連接到「0」。此埠將在 Quartus II 12.0 中移除。

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。