文章 ID: 000075582 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 15 日

為什麼適用于 PCI Express* 的 Intel® FPGA P-Tile Avalon®串流 IP 報告在第 3 代組態中啟用除錯工具組時違反設定規定?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 P-Tile Intel® FPGA P-Tile Avalon® PCI Express* Gen3 組態的串流 IP 問題,啟用除錯工具組並設定 Gen3 模式的 IP 時,將會看到安裝違規的情況。

    解決方法

    這些違反計時規定的行為可能會被安全地忽略。

    若要解決此問題, 請包括 下列 set_false_path限制 ,以 移除 專案中 違反計時的問題

     

    3/4x16 代

    set_false_path───從 *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path──從 *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|toolkit_readdata*

     

    3/4x8 代

     

    set_false_path───從 *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path───從 *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path──從 *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|toolkit_readdata*

     

    set_false_path──從 *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|toolkit_readdata*

     

    3/4x4 代

    set_false_path───從 *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path───從 *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path──從 *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchans[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path──從 *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchans[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* 到 *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

     

    set_false_path──從 *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|toolkit_readdata*

     

    set_false_path──從 *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* 到 *|toolkit_inst|toolkit_readdata*

     

    set_false_path──從 *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchans[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* 到 *|toolkit_inst|toolkit_readdata*

     

    set_false_path──從 *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchans[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* 到 *|toolkit_inst|toolkit_readdata*

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA
    Intel® Stratix® 10 DX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。