文章 ID: 000075587 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 19 日

為什麼適用于 PCI Express 的 R-Tile Avalon® Streaming Intel® FPGA IP 設計範例在 PCI Express 參考頻率輸入針腳上使用 CML I/O 標準?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 範例設計元件
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 PCI Express 的 R-Tile Avalon® 串流Intel® FPGA IP設計範例存在問題,PCI Express 參考頻率輸入針腳的預設 I/O 標準為 CML。

    解決方法

    根據 PCI Express 基本規範和 Intel Agilex® 裝置系列針腳連接指南,參考頻率輸入針腳應設定為 HCSL I/O 標準。

    此問題已在 Prime Pro Edition 軟體 21.3 Intel® Quartus®修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。