文章 ID: 000075596 內容類型: 疑難排解 最近查看日期: 2021 年 04 月 24 日

為什麼在 Interlaken （第 2 代） Intel® FPGA IP設計範例中看到跨頻率計時故障的rx_lanes_aligned訊號？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Interlaken（第 2 代）Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 21.1 和更早版本的問題， rx_lanes_aligned 訊號在結束至智慧財產 （IP） 核心之前未同步 usr_clk 。如果使用者不同步，這可能會在使用者邏輯中造成轉移性。即使不頻繁變更對齊，可轉移問題仍可傳播至使用者邏輯。

    解決方法

    為了解決這個問題，Intel 建議在usr_clk域上將異步器加入rx_lanes_aligned訊號。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 開始修復。

    相關產品

    本文章適用於 5 產品

    Intel® Stratix® 10 NX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Agilex™ F 系列 FPGA 與 SoC FPGA
    Intel® Stratix® 10 DX FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。