文章 ID: 000075597 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 08 日

為什麼適用于 PCI Express* 的 Intel® L-/H-Tile Avalon®串流 IP 報告跨頻率領域路徑的計時違規情況？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 20.3 至 21.2 的問題，您可能會在 Intel® L-/H-Tile Avalon® PCI Express* 中跨頻率網域的路徑之間看到計時違規。

    適用于 PCI Express* 的 Intel® L-/H-Tile Avalon®串流 IP 會為跨頻率領域產生所需的同步邏輯，然而，Synopsys* 設計限制檔案 （.sdc） 並未正確限制這些路徑。

    解決方法

    若要解決這個問題，請遵循下一步：

    1. 下載 altera_pcie_s10_gen3x16_cdc Synopsys* 設計限制檔案 （.sdc）
    2. 將 altera_pcie_s10_gen3x16_cdc.sdc 加入您的Intel® Quartus®專案
    3. altera_pcie_s10_gen3x16_cdc.sdc 應在適用于 PCI Express* 設定檔的 Intel® L-/H-Tile Avalon®串流 IP 之後放置 （.ip）

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.3 開始修復。

    相關產品

    本文章適用於 4 產品

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。