文章 ID: 000075618 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 30 日

為什麼我的 F-Tile 乙太網Intel® FPGA Hard IP設計範例在使用具有 PTP 的 200GE-8 或帶有 FGT PMA 的 100GE-4 帶 PTP 變體時無法通過 Quartus® 支援邏輯生成階段？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Quartus® Prime Pro Edition 軟體版本 21.2 中的問題，F-Tile 乙太網Intel® FPGA Hard IP設計範例將無法通過 Quartus® 支援-邏輯生成階段，並顯示“錯誤 （21842）：求解器找不到解決方案”。

    當使用帶 PTP 的 200GE-8 或帶有 FGT PMA 且未應用位置約束的 PTP 變體的 100GE-4 時，會遇到此錯誤。

    解決方法

    要為具有 PTP 變體的 200GE-8 解決此問題，請通過選擇 FGT Quads 2 和 3 的 .qsf 設置進行引腳分配。對於具有 PTP 變體的 100GE-4，請通過選擇 FGT Quad 0 的 .qsf 設置進行引腳分配。

    此問題已從 Quartus® Prime Pro Edition 軟體版本 22.2 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。