文章 ID: 000075633 內容類型: 疑難排解 最近查看日期: 2019 年 03 月 15 日

為何 Intel® Cyclone® V 裝置上 PCI* 高速硬 IP 的serdes_pll_locked訊號未鎖定？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* Intel® FPGA IP 的 Cyclone® V 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於主要軟體Intel® Quartus®問題，Intel® Cyclone®包含 6 個收發器通道和兩個 PCIe* 硬 IP 的 V 裝置，將會發現高 PCIe* 硬 IP 的 serdes_pll_locked 訊號無法鎖定的問題。較低的 PCIe 硬 IP 沒有此問題，而且運作正常。

    解決方法

    若要解決此問題，請在 Quartus 產生的 SOF 檔案上方 執行 enable_rx_pma_direct.xml 腳本 。

    從命令列執行腳本（如下所示），從這裡下載 .xml 腳本，然後從與 Quartus 專案檔案 （.qpf） 相同的目錄執行。

    quartus_asm -e -x enable_rx_pma_direct.xml

     

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。