為什麼具有PCIe* Hard IP 的 Stratix®10 GX ES 裝置無法傳輸 TLP 資料包或顯示頻寬降低？

Stratix® 10 ES PCIe* 硬 IP 在 TLP 傳輸過程中可能會發生信用洩漏問題。當Hard IP內部TX FIFO填滿時，可能會導致信用洩漏。這可能會導致使用者介面受到限制，同時TX 信用介面上報告的信用消耗資訊不準確。

具有ES1 L-Tiles、ES2 L-Tile 或ES1 H-Tile Stratix 10 GX 裝置上的所有 Gen1、Gen2 和 Gen3 配置都會受到影響，並且可能會觀察到性能下降導致頻寬降低。

要解決此錯誤，您必須使用以下公式監視和保護每種交易類型的可用信用：已發佈 （P）、未發佈 （NP） 和完成 （Cpl）。不要使用 TX 信用介面上的 tx_*_cdts_consumed 信號計算 tx_*_cdts_limit ：
可用積分 = 來自合作夥伴的廣告積分 – GB
其中 GB = 128 個數據配額，64 個信用數據標頭。
對於播發少於128個配額的設備，此解決方法不適用。

下面是 NPH TLP 流量類型（讀取無有效負載的記憶體）的偽代碼示例，以避免在遵循 PCIe* 排序規則的同時發生信用洩漏
1一.跟蹤未完成的NP TLP的數量，如下所示

如果 （num_of_outstanding_NP_TLP < Initial_NPH_Credit） {
Send_NPH_packet;
}
1b. （或）保護頻帶 NPH TLP 的可用信用額度，如下所示

如果 （（tx_nph_cdts – 64） > 0） {
Send_NPH_packet;
}

此錯誤固定在具有 ES3 L-Tile、Production L-Tile、ES2 H-Tile 或Production H-Tiles Stratix® GX 裝置以及所有 10 SX 裝置Intel Stratix。