文章 ID: 000075662 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 19 日

為什麼適用于 PCI Express* 的 PCI Express* 的多通道 DMA IP 對於組態 TL 介面有錯誤的匯流排寬度？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 P-Tile 適用 PCI Express* 的多通道 DMA IP 問題，在 Intel® Quartus® Prime Pro Edition 軟體版本 21.1 中，Config TL Interface 報告寬度不正確。

    usr_hip_tl_config_func_o訊號應該是 3 位訊號，而usr_hip_tl_config_ctl_o訊號應該是 16 位訊號。

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體修訂版 21.2 開始修復。

    適用于 PCI Express* 使用者指南的多通道 DMA IP 預定在檔日後發佈時修復。

    相關產品

    本文章適用於 3 產品

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。