文章 ID: 000075716 內容類型: 疑難排解 最近查看日期: 2018 年 09 月 17 日

為何高估了 PCI Express* IP Link Inspector Intel® Stratix® 10 硬 IP 的時間戳記值?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 PCI Express* 連結檢查員Intel® Stratix® 10 硬 IP 的問題,您可以觀察到時間戳記值大於實際時間。

    舉例來說,使用 125MHz PCI Express* coreclkout Intel® Stratix® 10 硬 IP 時,時間戳記值將顯示約 20% 的估計值(相較實際 10m 的 12ms)。

    這是因為使用者在 125MHz 或 250MHz 的 定義 coreclkout 之間,以及 Link Inspector 一直使用的 100MHz 頻率之間存在差異。

    解決方法

    若要解決此問題,請在時間戳記值上套用乘法因素,如下所示。

    使用 125MHz coreclkout時,將時間戳記值乘以 0.8 (100MHz / 125MHz) 的乘法規格。

    使用 250MHz coreclkout時,將時間戳記值乘以 0.4 (100MHz / 250MHz) 的乘法規格。

     

    此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

     

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。