文章 ID: 000075790 內容類型: 產品資訊與文件 最近查看日期: 2014 年 03 月 11 日

我要如何使用CHANGE_EDREG指令模擬 Stratix、Stratix II、Arria GX 和 Cyclone II 和後續系列裝置中的 CRC 錯誤？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

您可以下載建立所需的內容crc.jam檔案並按照下列指示發出CHANGE_EDREG指令，以模擬Stratix®、Stratix II、Arria® GX 以及Cyclone® II 和後續系列裝置中的 CRC 錯誤。

使用附加的 JAM 檔案，將第 9 行修改為任意編號。這是為了變更 CRC 檢查值。
DRSCAN 32;

  1. 這將透過CHANGE_EDREG指令，將 CRC 檢查值覆寫在儲存器中。
  2. 接著，CRC_Error針腳會高高在上，發出 CRC 錯誤的訊號。

您可以在 Quartus® II 設計軟體中使用命令列 JAM 播放機執行 crc.jam 檔

命令為：

quartus_jli -aconfig_io -cn crc.jam

n 在 -c = 纜線索引之後。若要找出 USB-Blaster™ 的纜線索引，請執行：

quartus_jli -n

相關文章

相關產品

本文章適用於 7 產品

Cyclone® IV E FPGA
Cyclone® II FPGA
Cyclone® IV GX FPGA
Arria® GX FPGA
Stratix® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。