文章 ID: 000075792 內容類型: 疑難排解 最近查看日期: 2013 年 08 月 12 日

為什麼在 Stratix® V FPGA開發工具組上程式設計快閃記憶體失敗？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Stratix® V GX FPGA開發工具組使用指南中「使用Nios® II EDS 建立快閃記憶體檔案」一節中提供的範例不正確。使用者硬體 1 使用不正確的位址。

    表格 A-1 位元組位址快閃記憶體地圖中使用者硬體 1 的位址範圍為：

    0x020C.0000 至 0x0413。FFFF

    解決方法

    使用下列命令以正確產生快閃檔案：

    如需 .sof 檔案：

    sof2flash --input=<yourfile>_hw.sof --輸出=<yourfile>_hw.flash --偏移=0x020C0000

    --pfl --optionbit=0x00030000--programmingmode=PSr

    如需 .elf 檔案：

    elf2flash --base=0x0--end=0x0FFFFFFF--reset=0x071C0000--input=<yourfile>_sw.elf

    --輸出=<yourfile>_sw.flash

    --boot=/元件/altera_nios2/boot_loader_cfi.srec

    相關文章

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。