描述
當您在 PCI Express （PIPE） x8 組態中即時化Stratix® IV GX 收發器時，ALTGX MegaWi 用®外掛程式管理器為 coreclkout 輸出埠提供兩個位，每個收發器區塊提供一個位。
Altera發現，在上述組態的功能模擬期間， coreclkout[1] 始終停留在邏輯零。預期的行為會同時發生轉變 coreclkout[0] coreclkout[1] 。
解決方法：Altera建議您僅 coreclkout[0] 使用埠來為設計中的使用者邏輯計時。