文章 ID: 000075932 內容類型: 疑難排解 最近查看日期: 2015 年 04 月 16 日

Intel® Arria® 10 FPGA DDR4 僅限 PHY 的 IP 模擬，global_reset_n切換時，模擬就會失效

環境

    Intel® Quartus® II 訂閱版
    模擬
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當使用 Intel® Arria® 10 FPGA DDR4 僅限 PHY 的 IP 執行功能性模擬時，在模擬初期切換 global_reset_n 可能會使排序器失效，導致afi_cal_success 或 afi_cal_fail 永不堅持。

這只是模擬問題，不會影響硬體功能。

解決方法

作為解決方法，請套用 與 DDR4 模擬設計範例中 Altera_avalon_reset_source block 所產生的global_reset_n模式。

相關產品

本文章適用於 4 產品

Intel® Arria® 10 GX FPGA
Intel® Arria® 10 GT FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考，僅供一般參考，不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾，將由英文版負責。 請參閱本頁的英文版本。