文章 ID: 000075985 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

DDR3 SDRAM 和 DDR2 SDRAM UniPHY 控制器版本 11.0 中的錯誤更正代碼 (ECC) 功能是否有問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的,在 11.0 版的 DDR3 SDRAM 和 DDR2 SDRAM UniPHY 型控制器中,錯誤更正代碼 (ECC) 有自動錯誤修正功能的問題。如果您寫給記憶體的資料中有一個位錯誤,記憶體控制器會將單一位錯誤寫入記憶體中的資料,然後用單位錯誤讀回,在本機側修正,使使用者邏輯讀取的資料正確無誤。雖然它會在使用者邏輯或本機端修正資料,但它不會像預期那樣將修正後的資料寫回記憶體裝置。

問題在於參數「CTL_ECC_RMW_ENABLED」並未傳遞至控制器實例,因此控制器不會執行讀取修改後的寫入,因為無法啟用自動修正功能。

解決方法是 -

- 開啟 .v

- 在「alt_mem_if_ddr3_controller_top」即時中新增下列行:

- ".CTL_ECC_RMW_ENABLED (1)」。

這將導致啟用自動修正功能。

這個問題將會在未來的 Quartus® II 軟體和 IP 版本中得到解決。

相關產品

本文章適用於 8 產品

Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。