文章 ID: 000075987 內容類型: 疑難排解 最近查看日期: 2014 年 11 月 14 日

為Altera 28 奈米裝置所產生的錯誤 SerialLite II SDC 檔案

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

當 SerialLite II IP 核心產生 SDC 檔案時,您 必須編輯檔案以包含收發器計時資訊 根據您的設計。SerialLite II IP 核心會產生 獨立 SDC 檔案。

自訂 PHY IP 核心的收發器頻率名稱tx_clkout和rx_clkout必須 用於 SDC 檔案中的非同步頻率群組限制 將您的設計整合到 SerialLite II IP 核心與 自訂 PHY IP 核心。

自訂 PHY IP 核心的收發器頻率名稱tx_clkout和rx_clkout必須 也以非同步方式設定為核心頻率 (rdp/hdp 頻率) 在您編譯並執行計時分析器之前,SDC 檔案。

此問題會影響所有使用 Arria V 的 SerialLite II 設計, Cyclone V 或 Stratix V 裝置。

此問題無法解決。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。