文章 ID: 000076091 內容類型: 疑難排解 最近查看日期: 2015 年 05 月 29 日

為什麼在Arria II、Stratix II、Stratix III 或 Stratix IV 裝置的電源啟動期間，兩個連續的針腳之間會發生訊號交叉事件？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當訊號驅動支援 Arria® II、Stratix® II、Stratix III 或 Stratix IV 裝置中支援真實 LVDS 輸入或輸出的針腳時，您可能會看到訊號交叉到連續的針腳，該針腳是電源啟動期間 LVDS 針腳對的免費針腳。 只有在啟用 VCCIO 後，VCC 或 VCCINT 會交叉中間電壓時，才會發生此訊號交叉事件。 當 VCC 或 VCCINT 到達建議的作業範圍時，不會發生訊號交叉。

此行為不適用於：

  • 僅支援模擬 LVDS 的針腳
  • 沒有 LVDS 晶片上平行終止選項的裝置
  • 在 VCCIO 之前加速 VCC 或 VCCINT 的電源排序裝置
解決方法

為防止此訊號交叉事件，在 VCC 或 VCCINT 到達建議的操作範圍後，啟動 VCCIO。

相關產品

本文章適用於 8 產品

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® II FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® II GX FPGA
Stratix® III FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。