文章 ID: 000076093 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

在 UniPHY 的 DDR2 SDRAM 和 DDR3 SDRAM 控制器中,跳槽初始化選項是否有問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的,在 11.0 版的 IP 中, 跳槽初始化 選項不會跳過初始化程式。基於 UniPHY 的 DDR2 SDRAM 和 DDR3 SDRAM 控制器不支援跳槽記憶體初始化選項。

 

雖然 IP 不會在模擬中跳過初始化,但開啟此選項後,特定記憶體初始化指令之間的必要延遲會被跳過,以加速模擬,因此 它確實有助於加速模擬。

 

IP GUI 將會修復,以反映此選項在未來版本中的真實功能。

 

相關產品

本文章適用於 8 產品

Stratix® III FPGA
Stratix® V GS FPGA
Stratix® IV E FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。