文章 ID: 000076094 內容類型: 產品資訊與文件 最近查看日期: 2012 年 09 月 12 日

如何確保 Arria V 或 Cyclone V 裝置系列中Avalon-MM 與 Avalon-ST PCIE HIP 之間的一致行為？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    對於Arria® V 和 Cyclone® V 裝置系列，若要確保Avalon®-MM 與 Avalon-ST PCI Express® 硬 IP 之間的一致行為，2 個參數必須從Avalon-MM 包裝變更，以符合 Avalon-ST 包裝中的預設值。

    解決方法

    在檔案中altpcie_sv_hip_avmm_hwtcl.v，在檔案頂部附近（約第 148 行）尋找下列參數定義，然後進行識別的變更：

       參數 rx_cdc_almost_full_hwtcl = 6，
       參數 tx_cdc_almost_full_hwtcl = 6，

    變更為：

       參數 rx_cdc_almost_full_hwtcl = 12，
       參數 tx_cdc_almost_full_hwtcl = 12，

    相關產品

    本文章適用於 4 產品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。