文章 ID: 000076097 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 08 日

Stratix V 設計不支援延遲鏈回注

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您的設計目標為 Stratix V 裝置，則背面注解 啟用編譯後延遲鏈設定可能會失效 「後線解說」中的延遲鏈選項 作業對話方塊。

    Quartus II 軟體不支援背注 以 V 裝置Stratix為目標的設計延遲鏈。

    解決方法

    沒有解決方法。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。