文章 ID: 000076231 內容類型: 產品資訊與文件 最近查看日期: 2013 年 07 月 29 日

PLL 使用摘要如何報告使用 Altera_PLL 超級功能的Stratix V、Arria V 和 Cyclone V 裝置的輸出頻率階段？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

PLL 使用摘要報告會根據初始計數器和 VCO 點擊設定，顯示Stratix® V、Arria® V 和Cyclone® V 裝置的輸出頻率階段。 初始計數器設定輸出頻率的「粗」相移，相當於一個 VCO 期間。 VCO 水龍頭設定輸出頻率的「細」相移，相當於 VCO 週期的 1/8。 這些設定共同為輸出頻率提供高解析度相調整。

PLL 使用方式摘要報告將初始計數器設定列為C_Counter_PRST。有效值是任何正整數值，從 1 開始。VCO 相點點設定被列為C_Counter_PH_Mux_PRST。有效值為 0 至 7。

若要將這些值轉換為時間單位的相移，請使用下列方程：

相移 = [（C_Counter_PRST - 1） （C_Counter_PH_Mux_PRST / 8）] * VCO_period

VCO_period在 PLL 使用摘要報告中顯示為PLL_Output_Clock_Frequency，可以計算如下：

VCO_period = Reference_Clock_Frequency * M_Counter / N_Counter

相關文章

相關產品

本文章適用於 15 產品

Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。