描述
如果您在外部 PLL 模式中連接 PLL 並ALTLVDS_RX兆功能，並且啟用 PLL 頻率切換，您就會遇到此合成錯誤。之所以發生此錯誤，是因為 Quartus® II 軟體在合成過程中不會在 PLL 與ALTLVDS_RX兆功能之間插入cyclonev_pll_lvds_output原子。
解決方法
解決方法是在 PLL 與LVDS_RX之間插入下列原子：
cyclonev_pll_lvds_output #（
.pll_loaden_enable_disable（「true」），
.pll_lvdsclk_enable_disable（「true」）
） stratixv_pll_lvds_output_inst （
.ccout （{loaden_from_pll，fclk_from_pll\），
.loaden（loaden_to_lvds），
.lvdsclk（fclk_to_lvds）
);
如果目標為 Stratix® V 裝置，您可以將名稱變更為stratixv_pll_lvds_output。
這排定在未來版本的 Quartus II 軟體中。