文章 ID: 000076274 內容類型: 疑難排解 最近查看日期: 2016 年 01 月 20 日

為什麼我的Cyclone V 或 Stratix V Altera_PLL 重設埠在模擬中倒轉?

環境

  • 重設
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 由於 Quartus 的問題® II 軟體版本 13.1,您看到Altera PLL 重設埠是倒置在閘道層級模擬。當 Altera_PLL 中啟用進階模式或重新配置時,Cyclone® V 或 Stratix® V 設計會出現此問題。
    解決方法

    若要在 ModelSim 中解決此問題,請將下列交換器新增至 vlog 命令

    定義POSTFIT_SIM_USE_ICD_PLL_MODEL

    例如,在 *_run_msim_gate_verilog.do 檔案中新增下列行

    適用于Cyclone V 設計

    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/mentor/cyclonev_*.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/cyclonev_atoms.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL

    適用于Stratix V 設計

    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/mentor/stratixv_*.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/stratixv_atoms.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL

    /quartus/eda/sim_lib/altera_primitives.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/altera_lnsim.sv
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/220model.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/sgate.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/altera_mf.v
    vsim  -t 1ps transport_int_delays transport_path_delays -voptargs= acc gate_work.

    相關產品

    本文章適用於 8 產品

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。