文章 ID: 000076282 內容類型: 錯誤訊息 最近查看日期: 2018 年 02 月 28 日

錯誤：PLL 輸出計數器參數 'phase_shift' 在<n>節點 'pll_ip：inst|pll_ip_0002：pll_ip_inst|altera_pll：altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER' 上</n>設置為非法值 ns。

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • IOPLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在Cyclone® V中，以下規格將給出擬合誤差。此外，VCO頻率高於資料手冊中指定的頻率。

    輸入 33.0 MHz

    輸出 1：132 MHZ 相移 0.0 度

    輸出 2：158.4 MHz 相移 5.0 度

    報告的 VCO 頻率將為 1584.0 MHz。

    解決方法

    這是由於 Intel® Quartus® V PLL Megawizard 版本中的錯誤Cyclone®。要解決此問題，請在 QSYS 中創建具有上述規範的PLL，並將其添加到設計中。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。