文章 ID: 000076309 內容類型: 疑難排解 最近查看日期: 2020 年 01 月 21 日

為什麼在 Intel Agilex 7 FPGA三速乙太網路Intel® FPGA IP中®選擇使用具有 1000BASE-X/SGMII PCS 和 LVDS I/O 或 1000BASE-X/SGMII PCS 和 LVDS I/O 的 10/1000 乙太網路 MAC 時，會看到警告？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro 軟體版 19.4 版本的問題， 在選擇搭載 1000BASE-X/SGMII PCS 的 10/100/1000 乙太網路 MAC，以及 LVDS I/O 或 1000BASE-X/SGMII PCS 和 LVDS I/O 選項時，會看到所顯示的警告，選擇在 Intel Agilex® 7 FPGA 三速乙太網路Intel® FPGA IP核心中。

    警告：test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll：未宣佈相關的重設匯

    警告：test.eth_tse_0.iopll：能夠導入 PLL - 實際 VCO 頻率與所要求的設定不同

    警告：test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk：iopll.refclk 需要 125000000Hz，但來源的頻率為 0Hz

     

     

     

     

    解決方法

    使用 Intel Agilex 7 FPGA 三速乙太網路Intel® FPGA IP®核心時，可安全地忽略這些警告，因為功能不會受到影響。

     

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。