文章 ID: 000076309 內容類型: 疑難排解 最近查看日期: 2020 年 01 月 21 日

為什麼在使用 10/100/1000 乙太網路 MAC 與 1000BASE-X/SGMII PCS 和 LVDS I/O 或在 Agilex™ 7 FPGA三倍速乙太網路 IP 中選擇了 1000BASE-X/SGMII PCS 和 LVDS I/O 時，我會看到警告？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體 19.4 版的問題，當選擇搭載 1000BASE-X/SGMII PCS 和 LVDS I/O 的 10/100/1000 乙太網路 MAC 或在 Agilex™ 7 FPGA三倍速以太網路 IP 核心中選擇 1000BASE-X/SGMII PCS 和 LVDS I/O 選項時，將顯示警告。

    警告：test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll：未聲明關聯的重置接收器

    警告：test.eth_tse_0.iopll：能夠實現 PLL - 實際 VCO 頻率與請求的設定不同

    警告：test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk：iopll.refclk 需要 125000000Hz，但來源的頻率為 0Hz

    解決方法

    這些警告可以安全地忽略，因為使用 Agilex™ 7 FPGA三倍速乙太網路 IP 核心時功能不受影響。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。