文章 ID: 000076356 內容類型: 疑難排解 最近查看日期: 2017 年 06 月 07 日

Intel® Low Latency 40 和 100-Gbps 乙太網路 IP 核心在 RX 序列介面上支援的最低幀大小是多少?

環境

    Intel® Quartus® II 訂閱版
    低延遲 40G 100G 乙太網路
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當鎖定Intel® Arria® 10 和 Intel® Stratix® V FPGAs時,Intel® Low Latency 40 和 100-Gbps 乙太網路 IP 核心支援 IEEE 規格要求的最低 64 位元組的框架大小。

由於 Intel® 40 和 100-Gbps 乙太網路 IP 核心的設計,在長度小於 64 位元組的 RX 框架上,IP 核心可能會出現意外的掛斷和/或行為。

解決方法

若要解決這個問題,遠端發射器必須遵守 64 位元組所需的最小封包大小。

此問題不會排定在任何未來的 Quartus® Prime 軟體版本中解決。

Intel® Stratix® 10 FPGAs沒有此限制。

相關產品

本文章適用於 2 產品

Stratix® V FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。