文章 ID: 000076378 內容類型: 疑難排解 最近查看日期: 2018 年 11 月 19 日

使用適用于 PIPE 設計的 PCIE HIP 通道時發生更配接器錯誤

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當以 -2/3 速度級裝置產生 Gen3x8 PIPE 的設計,並將 tx/rx 的針腳位置分配給 PCIE HIP 的位置時,將會出現如下所報告的合適錯誤:

    錯誤(18510):由於計時要求,PIPE 主通道< ovSOFTPCIE_TxP[4] >無法放置在 HIP 通道位置< PIN_BF49 >。或者將主通道變更為不同的索引,以避免 HIP 通道位置,或變更主通道位置以避免 HIP 通道位置,或將速度等級變更為 1。

    使用 QuartusII® 17.0/17.1 建置版本時會報告此錯誤,目標裝置為 -2/3 速度等級。

     

    解決方法

    對於 17.0/17.1 組建版本,請將裝置速度等級變更為 1。

    此錯誤是由 QuartusII® 18.1 及以上版本所修正。建議將 QII 版本升級至 18.1 及以上,以進行 Stratix10® 系列 PIPE 設計。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。