描述
Intel® Stratix®10 MX FPGAs整合 3D 堆疊 HBM2 DRAM 記憶體，包括 HBM2 硬記憶體控制器。因此，最大化 HBM2 記憶體控制器的效率非常重要。
解決方法
有好幾種因素可能會影響控制器的效率。為了獲得最佳效率，您應該在設計中考慮以下因素：
• 使用者介面頻率與 HBM2 介面頻率──FPGA網狀架構中的使用者邏輯頻率在決定 HBM2 記憶體效率方面扮演重要角色。
• 控制器設定：
- 在控制器設定中停用重新排列緩衝區，以提升效率。（但是，如果應用程式要求以與讀取要求相同的順序提供讀取資料，則最好是啟用重新訂購緩衝區。）
- Burst length（突飛猛進） – 偽 BL8 模式有助於確保連續 BL4 交易之間的記憶體存取時間更短，進而提升控制器效率。
• 流量模式 ──交通模式在決定控制器效率方面扮演重要角色。
- 循序與隨機 DRAM 位址：循序位址可讓控制器在開頁發出連續寫入請求，並有助於達到高控制器效率。隨機位址需要恒定的 PRECHARGE/ACTIV 指令，並可降低控制器的效率。
- 將使用者自動預充電原則設定為 FORCED，並將 AXI 介面上的 awuser/aruser 訊號設定為 HIGH，以啟用隨機交易的自動預充電。如需循序交易，請將自動預充電政策設定為「點數預收費政策」。
- 循序讀取僅限或僅寫入交易：循序僅讀取或只寫入式交易可提高效率，因為它們能避免 DRAM 雙向資料匯流排的公車開機時間。
• AXI 交易 ID – 使用不同的 AXI 交易 ID 可協助 HBM2 控制器以高效率排程交易。使用相同的 AXI 交易 ID 可保留命令順序，並可能導致效率降低。