文章 ID: 000076390 內容類型: 疑難排解 最近查看日期: 2020 年 08 月 27 日

為什麼 Intel® Arria® 10 PHYLite IP 核interface_locked訊號未斷言？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    Intel® Quartus® Prime Standard Edition 軟體
    適用於並列介面 Intel® Arria® 10 FPGA IP 的 PHY Lite
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於 Intel® Arria® 10 PHYLite IP 存在已知限制，當 I/O 通道中的所有奇數索引針腳未用作資料針腳時，interface_locked 訊號將無法置位。但是，Intel® Arria® 10 PHYLite IP 功能齊全，可用於資料傳輸。

解決方法

要變通解決此問題，請在 I/O 通道中使用至少一個奇數索引針腳 （如pin_index 1、3、5 ...11） 用於Intel® Arria® 10 PHYLite 設計中的資料引腳。

相關產品

本文章適用於 1 產品

Intel® Arria® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。