為什麼有幾個 IP 設計範例在 Intel Agilex® 7 FPGA 系列收發器 SoC 開發工具組上失敗？

以下Intel® FPGA IP核心會生成 VID 設置不正確的 Intel Agilex® 7 FPGA 系列收發器 SoC 開發工具組的示例設計。

1） Serial Lite IV Intel® FPGA IP

2） 因特拉肯（第 2 代）Intel® FPGA IP

3） 三倍速乙太網Intel® FPGA IP

4） E-Tile動態重新配置Intel® FPGA IP

5） 用於乙太網路和 CPRI PHY Intel® FPGA IP的 E-Tile 硬 IP

6） JESD204B Intel® FPGA IP

7） JESD204C Intel® FPGA IP

8） 乙太網路子系統 Intel® FPGA IP

正確的 VID 設置可在《 Intel Agilex® F 系列收發器 SoC 開發工具組使用者指南》的 Intel® Quartus® Prime QSF 檔中的第 6.1 節「添加 SmartVID 設置」中找到。

使用正確的 VID 設置更新設計範例，如下所示：

set_global_assignment名稱PWRMGT_BUS_SPEED_MODE「100 KHZ」
set_global_assignment - 名稱 PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment 名稱 PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment - 名稱 PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment 名稱 PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment 名稱 PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment 名稱 PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment - 名稱 PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment - 名稱 PWRMGT_SLAVE_DEVICE7_ADDRESS 00

set_global_assignment名稱USE_PWRMGT_SCL SDM_IO0
set_global_assignment - 名稱USE_PWRMGT_SDA SDM_IO12
set_global_assignment名稱USE_CONF_DONE SDM_IO16
set_global_assignment - 名稱VID_OPERATION_MODE「PMBUS MASTER」

set_global_assignment名稱PWRMGT_VOLTAGE_OUTPUT_FORMAT「線性格式」
set_global_assignment 名稱PWRMGT_LINEAR_FORMAT_N「-13」
set_global_assignment - 名稱 PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT 伏爾茨

此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。