文章 ID: 000076420 內容類型: 疑難排解 最近查看日期: 2020 年 06 月 22 日

在使用 PCI* Express Intel® FPGA P-Tile Avalon®串流 IP 時,為什麼在選取「啟用完成超時介面」時會出現錯誤?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 PCI* Express 的Intel® FPGA P-Tile Avalon®串流 IP 的問題,如果 IP GUI 中選取了「啟用完成超時介面」選項,則會看到以下表單的錯誤。

    錯誤:intel_pcie_ptile_ast_0.d parkinson_user_avmm_rst 具有無法找到的「p0_hip_reconfig_clk」關聯頻

    這是因為完成超時介面與 hip_reconfig_clk關聯錯誤。此錯誤使 IP 無法產生。

    解決方法

    在 Intel® Quartus® Prime Pro Edition 軟體的 v20.1 中,不存在此問題的解決方法,使用停用「啟用完成超時介面」的選項產生 IP。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體的 v20.2 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。