因此,這些 HPS EMAC 的FPGA路徑將無法進行時間分析。
若要改正,您應手動建立下列頻率分配:
針對 EMAC0:
create_clock-name EMAC_TX_CLK-期間 8.00 [get_keepers {*|fpga_interfaces|peripheral_emac0~phy_txclk0_cmrefclk.reg__nff[]
針對 EMAC1:
create_clock───姓名 EMAC_TX_CLK──8.00[get_keepers {*|fpga_interfaces|peripheral_emac1~phy_txclk0_cmrefclk.reg__nff[]
此問題預定在 Quartus II 軟體日後發佈時解決。